




## Негодные схемы (проверка).


Повторитель с нулевым смещением:




Усилитель переменного тока с большим коэффициентом усиления:



## Компаратор.








**Схема счета фотонов, ФЭУ, лавинный фотодиод.**

Компаратор часто используется в схеме счета фотонов. Сигнал, который нужно усилить компаратором, формируется ФЭУ — фотоэлектронным умножителем, либо лавинным фотодиодом.

Принципиальная схема ФЭУ представлена ниже:




Лавинный фотодиод.




**Негодные схемы (на дом).**


Регулируемый ограничитель:



Десятикратный усилитель переменного тока:




100-кратный усилитель постоянного напряжения:



### **Полевой транзистор с $p-n$ переходом.**

Полевой транзистор, например, с  $n$ -каналом — это биполярный  $n-p-n$  транзистор, у которого между эмиттером  $n$ -типа и коллектором  $n$ -типа образовался тонкий канал того же  $n$ -типа.



Названия электродов полевого транзистора аналогичны по смыслу названиям электродов биполярного транзистора: вместо эмиттера, базы, коллектора здесь — исток, затвор, сток.

Полевой транзистор — это сопротивление управляемое запирающим напряжением на затворе. Сопротивление *n*-канала между истоком и стоком зависит от напряжения на затворе.

Понижение потенциала затвора относительно истока сильнее запирает диод между затвором и *n*-каналом. При этом в *n*-канале расширяется зона, обедненная носителями тока. Это приводит к увеличению сопротивления канала между стоком и истоком.

Дежурный полевой транзистор с *n*-каналом российского или советского производства — КП302. Цена одного транзистора втрое больше цены разового проезда в метро.

На рисунке полевой транзистор



### МОП-транзисторы

#### (MOSFET — metal–oxide–semiconductor field-effect transistor).

В МОП-транзисторе (металл окисел полупроводник) затвор изолирован от канала окислом SiO<sub>2</sub>. Подложка, исток и сток образуют обычный полевой транзистор с *p-n*-переходом.

Напряжение на затворе любого МОП-транзистора может быть и положительным и отрицательным. Это преимущество МОП-транзистора.

Обычно подложка МОП транзистора соединена с истоком. В таком случае канал открыт по напряжению подложки и управляется напряжением затвора.


МОП транзисторы бывают обогащенного типа (с индуцированным каналом) и обедненного типа (со встроенным каналом). Транзисторы обогащенного типа удобнее в использовании, поэтому по умолчанию МОП транзистор — это транзистор обогащенного типа. Если подложка транзистора соединена с истоком, то по подложке транзистор открыт. Если затвор тоже соединить с истоком, то транзистор обедненного типа будет открыт, а транзистор обогащенного типа будет закрыт.

Полевой МОП-транзистор обогащенного типа (с индуцированным каналом):




с *n*-каналом


и



с *p*-каналом.




Полевой МОП-транзистор обедненного типа (со встроенным каналом):




с *n*-каналом

и



с *p*-каналом.




Далее рассмотрим, например, МОП транзистор с *n*-каналом. Для нормальной работы транзистора напряжение на стоке должно быть больше, чем напряжение на истоке. Транзистор обогащенного типа открывается большим положительным напряжением на затворе относительно истока.

Для нормальной работы транзистора с *p*-каналом напряжение на стоке должно быть ниже (минусе), чем напряжение на истоке. Транзистор обогащенного типа с *p*-каналом открывается большим отрицательным напряжением на затворе относительно истока.

Транзисторы обогащенного типа удобнее, так как переключение транзистора происходит при напряжении на затворе той же полярности, что и напряжение питания (напряжение на стоке).


### Аналоговые ключи на полевых транзисторах.

Пример аналогового ключа на обогащенных МОП-транзисторах (**MOSFET**), который способен пропускать без искажений положительные аналоговые сигналы от 0 В до +15 В.




### Логический КМОП-инвертор.

Логический инвертор на обогащенных КМОП-транзисторах (комплементарные металл-окисел-полупроводник транзисторы). Комплементарные транзисторы имеют одинаковые характеристики, но работают при напряжениях противоположного знака.



### Операционный усилитель TL071.



All component values shown are nominal.

**absolute maximum ratings over operating free-air temperature range (unless otherwise noted)†**

Supply voltage, $V_{CC+}$ (see Note 1)	18 V
Supply voltage, $V_{CC-}$ (see Note 1)	-18 V
Differential input voltage, $V_{ID}$ (see Note 2)	$\pm 30$ V
Input voltage, $V_I$ (see Notes 1 and 3)	$\pm 15$ V
Duration of output short circuit (see Note 4)	unlimited
Continuous total power dissipation	See Dissipation Rating Table
Operating free-air temperature range, $T_A$ : C suffix	0°C to 70°C
I suffix	-40°C to 85°C
M suffix	-55°C to 125°C
Storage temperature range	-65°C to 150°C
Case temperature for 60 seconds: FK package	260°C
Lead temperature 1,6 mm (1/16 inch) from case for 10 seconds: J, JG, or W package	300°C
Lead temperature 1,6 mm (1/16 inch) from case for 10 seconds: D, N, P, or PW package	260°C

† Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

NOTES: 1. All voltage values, except differential voltages, are with respect to the midpoint between  $V_{CC+}$  and  $V_{CC-}$ .

2. Differential voltages are at  $IN+$  with respect to  $IN-$ .

3. The magnitude of the input voltage must never exceed the magnitude of the supply voltage or 15 V, whichever is less.

4. The output may be shorted to ground or to either supply. Temperature and/or supply voltages must be limited to ensure that the dissipation rating is not exceeded.

electrical characteristics,  $V_{CC\pm} = \pm 15\text{ V}$  (unless otherwise noted)

PARAMETER	TEST CONDITION <sup>†</sup>	$T_A$ <sup>‡</sup>	TL071C TL072C TL074C			TL071AC TL072AC TL074AC			TL071BC TL072BC TL074BC			TL0711 TL0721 TL0741			UNIT
			MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
$V_{IO}$ Input offset voltage	$V_O = 0, R_S = 50\ \Omega$	25°C	3 10			3 6			2 3			3 6			mV
		Full range	13			7.5			5			8			
$\alpha_{VIO}$ Temperature coefficient of input offset voltage	$V_O = 0, R_S = 50\ \Omega$	Full range	18			18			18			18			$\mu\text{V}/^\circ\text{C}$
$I_{IO}$ Input offset current	$V_O = 0$	25°C	5 100			5 100			5 100			5 100			pA
		Full range	10			2			2			2			nA
$I_{IB}$ Input bias current <sup>§</sup>	$V_O = 0$	25°C	65 200			65 200			65 200			65 200			pA
		Full range	7			7			7			20			nA
$V_{ICR}$ Common-mode input voltage range		25°C	$\pm 11$ to 15			$\pm 11$ to 15			$\pm 11$ to 15			$\pm 11$ to 15			V
$V_{OM}$ Maximum peak output voltage swing	$R_L = 10\ \text{k}\Omega$	25°C	$\pm 12$ $\pm 13.5$			$\pm 12$ $\pm 13.5$			$\pm 12$ $\pm 13.5$			$\pm 12$ $\pm 13.5$			V
	$R_L \geq 10\ \text{k}\Omega$	Full range	$\pm 12$			$\pm 12$			$\pm 12$			$\pm 12$			
	$R_L \geq 2\ \text{k}\Omega$		$\pm 10$			$\pm 10$			$\pm 10$			$\pm 10$			
$A_{VD}$ Large-signal differential voltage amplification	$V_O = \pm 10\ \text{V}, R_L \geq 2\ \text{k}\Omega$	25°C	25 200			50 200			50 200			50 200			V/mV
		Full range	15			25			25			25			
$B_1$ Unity-gain bandwidth		25°C	3			3			3			3			MHz
$r_i$ Input resistance		25°C	$10^{12}$			$10^{12}$			$10^{12}$			$10^{12}$			$\Omega$
CMRR Common-mode rejection ratio	$V_{IC} = V_{ICRmin}, V_O = 0, R_S = 50\ \Omega$	25°C	70 100			75 100			75 100			75 100			dB
$k_{SVR}$ Supply-voltage rejection ratio ( $\Delta V_{CC\pm}/\Delta V_{IO}$ )	$V_{CC} = \pm 9\ \text{V to } \pm 15\ \text{V}, V_O = 0, R_S = 50\ \Omega$	25°C	70 100			80 100			80 100			80 100			dB
$I_{CC}$ Supply current (each amplifier)	$V_O = 0, \text{ No load}$	25°C	1.4 2.5			1.4 2.5			1.4 2.5			1.4 2.5			mA
$V_{O1}/V_{O2}$ Crosstalk attenuation	$A_{VD} = 100$	25°C	120			120			120			120			dB

<sup>†</sup> All characteristics are measured under open-loop conditions with zero common-mode voltage unless otherwise specified.

<sup>‡</sup> Full range is  $T_A = 0^\circ\text{C to } 70^\circ\text{C}$  for TL07\_C, TL07\_AC, TL07\_BC and is  $T_A = -40^\circ\text{C to } 85^\circ\text{C}$  for TL07\_L.

<sup>§</sup> Input bias currents of a FET-input operational amplifier are normal junction reverse currents, which are temperature sensitive as shown in Figure 4. Pulse techniques must be used that maintain the junction temperature as close to the ambient temperature as possible.

operating characteristics,  $V_{CC\pm} = \pm 15\ \text{V}, T_A = 25^\circ\text{C}$

PARAMETER	TEST CONDITIONS	TL07xM			ALL OTHERS			UNIT
		MIN	TYP	MAX	MIN	TYP	MAX	
SR Slew rate at unity gain	$V_I = 10\ \text{V}, C_L = 100\ \text{pF}, R_L = 2\ \text{k}\Omega,$ See Figure 1	5	13		8	13		V/ $\mu\text{s}$
$t_r$ Rise time overshoot factor	$V_I = 20\ \text{mV}, C_L = 100\ \text{pF}, R_L = 2\ \text{k}\Omega,$ See Figure 1	0.1			0.1			$\mu\text{s}$
		20%			20%			
$V_n$ Equivalent input noise voltage	$R_S = 20\ \Omega$	$f = 1\ \text{kHz}$			18			$\text{nV}/\sqrt{\text{Hz}}$
		$f = 10\ \text{Hz to } 10\ \text{kHz}$			4			$\mu\text{V}$
$I_n$ Equivalent input noise current	$R_S = 20\ \Omega, f = 1\ \text{kHz}$	0.01			0.01			$\text{pA}/\sqrt{\text{Hz}}$
THD Total harmonic distortion	$V_{I\text{rms}} = 6\ \text{V}, R_L \geq 2\ \text{k}\Omega, f = 1\ \text{kHz}$	$A_{VD} = 1, R_S \leq 1\ \text{k}\Omega,$			0.003%			0.003%





### Логические микросхемы.

Обычно логические микросхемы имеют однополярное питание +5 Вольт и имеют ногу, соединенную с общим проводом схемы.

На входах и выходах логических схем различают только два напряжения: около нуля (логический ноль) и около +5 Вольт (логическая единица).

ТТЛ логические микросхемы. КМОП (CMOS) логические микросхемы. Напряжение питания. Логический порог. Выход с открытым коллектором. МОП логические микросхемы и отрицательная логика.

Работа простейших логических схем характеризуется таблицей истинности.

Рассмотрим для примера логическую схему 2И. Схема имеет два входа, поэтому 2И, и один выход. Таблица истинности схемы 2И имеет вид:

0	0		0
0	1		0
1	0		0
1	1		1

Здесь первый столбец — это возможные варианты логических уровней на первом входе схемы, второй столбец — уровни на втором входе схемы, третий столбец — уровни на выходе.

Таблица истинности для схемы 2И показывает, что напряжение логической единицы на выходе схемы присутствует в единственном случае, когда единица одновременно присутствует и на первом и на втором входе, поэтому — 2И.

Рассмотрим схему 2И-НЕ. Логические уровни на ее выходе отличаются от уровней схемы 2И тем, что они инвертированы:

0	0		1
0	1		1
1	0		1
1	1		0

Для сравнения приведем таблицу истинности для схемы 3ИЛИ:

0	0	0		0
0	0	1		1
0	1	0		1
0	1	1		1
1	0	0		1
1	0	1		1
1	1	0		1
1	1	1		1

Заметим, что в одном корпусе микросхемы обычно присутствуют несколько независимых логических схем с общим питанием и одним общим проводом. Например, 4-2И-НЕ — четыре схемы 2И-НЕ в одном корпусе.


Условные обозначения логических микросхем в западной литературе и в российской литературе различаются.

Микросхема	Западная литература	Российская литература
2И		
2И-НЕ		
2ИЛИ		
Исключающее ИЛИ		


### Исключающее ИЛИ

0 0 | 0  
0 1 | 1  
1 0 | 1  
1 1 | 0

Шифратор формирует номер канала, по которому пришла логическая единица. Дешифратор по номеру канала направляет логическую единицу.




Шифратор (кодер).




Дешифратор.

Мультиплексор подключает один из входов к выходу.



Мультиплексор.



Демultipлексор.